베이징대·IBM, 아날로그 컴퓨팅으로 행렬 연산 새 정의

커레이시 2026-11-03 11:16:23 출처: 量子位

GPU가 100번 반복해야 할 일을, 이것은 한 단계에 끝낸다

커레이시, 凹非寺에서 발송

量子位 | 공식 계정 QbitAI

인류가 2천 년 동안 사용해 온 아날로그 계산이 새롭게 정의되기 시작했다.

비전통적 계산에 초점을 맞춘 Nature 계열 저널에 실린 한 편의 리뷰 논문이 「현대 아날로그 계산」을 제목에 내세우며, 이 방향에 정식 정의를 세우려 시도했다.

이 일은 베이징대학교 인공지능연구원 정년트랙 부교수 쑨중(孫仲)이 맡았으며, 그는 동시에 아날로그 계산 칩 회사 안나즈신(安纳智芯)의 수석 과학자로 내정되어 있다.

쑨중을 포함한 네 명의 저자는 각각 베이징대학교, IBM 취리히 연구소, 실리콘밸리 스타트업 Unconventional AI에서 왔으며, 현재 아날로그 계산 분야에서 가장 핵심적인 몇 갈래의 힘을 거의 모두 모은 셈이다.

왼쪽부터: Shahar Kvatinsky(IEEE Fellow), 쑨중, Abu Sebastian(IEEE Fellow), Piergiulio Mannocci

IBM은 아날로그 계산과 인메모리 컴퓨팅 분야에서 10년 넘게 깊이 파고들어 업계에서 공인된 표준과 같은 존재이며, 이 리뷰 논문의 공동 저자인 Manuel Le Gallo와 Abu Sebastian은 바로 IBM 취리히 연구소의 학자이고, 후자는 IEEE Fellow로서 이 방향의 오랜 핵심 연구자이기도 하다.

한편 실리콘밸리에서 아날로그 계산을 하는 회사들은 자본의 열광적인 러브콜을 받고 있으며, Unconventional AI의 기업가치는 이미 45억 달러를 넘어섰고, Normal Computing은 삼성과 Eric Schmidt의 투자를 받았다. 이 두 회사 모두 「AI 에너지 소모를 1000분의 1로 낮출 수 있다」고 주장한다.

쑨중은 줄곧 하나의 방향을 통일하려 애써 왔는데, 2~3년 전 인메모리 컴퓨팅 분야에서도 그렇게 한 적이 있다. 당시에도 그는 국제 동료들과 함께 《인메모리 컴퓨팅 기술 전 스펙트럼》(A full spectrum of computing-in-memory technologies)이라는 제목의 논문을 써서 《Nature Electronics》에 게재했다.

그는 논문은 계기에 불과하고, 중국과 외국의 가장 핵심적인 여러 기관을 한데 모아 함께 「현대 아날로그 계산」의 정의를 쓰고 싶다고 말했다.

어떻게 「현대 아날로그 계산」을 정의할 것인가

수년에 걸쳐 다듬은 이 리뷰 논문에서, 네 명의 저자는 「현대」라는 두 글자를 전체 프레임워크의 지렛대로 삼았다.

아날로그 계산이라고 하면, 많은 사람의 첫 반응은 반세기 전 디지털 칩에 밀려난 낡은 기계에 머물러 있다.

인식을 명확히 하기 위해, 이 논문은 세 가지 차원에서 「현대 아날로그 계산」과 「전통 아날로그 계산」을 완전히 구분한다.

과제 차원에서, 전통 아날로그 계산은 미분방정식 풀이만을 겨냥한 반면, 현대 아날로그 계산은 주로 AI 시대와 6G 통신에서 수요가 가장 방대한 행렬 계산을 겨냥한다.

하드웨어 차원에서, 전통 아날로그 계산은 CMOS 아날로그 회로에 의존하는 반면, 현대 아날로그 계산은 저항변화메모리(RRAM 등 멤리스터) 같은 새로운 나노 소자에 뿌리를 둔다.

응용 실현 가능성에서, 전통 아날로그 계산은 낮은 정밀도와 확장의 어려움에 발목이 잡혔으나, 현대 아날로그 계산은 높은 정밀도와 확장 가능한 공학 경로를 탐구해 내고, 한 세트의 엄밀한 체계로 경계, 원시 연산, 진화 경로를 명확히 규정했다.

이 새로운 체계를 이해하기 위한 전제는, 「아날로그」라는 단어를 다시 인식하는 것이다.

현대 공학 교육을 받은 많은 사람의 눈에는 디지털 계산이 「이산」을 대표하고, 아날로그 계산은 당연하게도 「연속」에 대응된다.

쑨중은 보고에서 학자 Corey J. Maley가 2024년 《WIREs Cognitive Science》에 발표한 연구를 인용했다.

이 연구는 「아날로그」(Analog)의 핵심 개념이 연속성에 있는 것이 아니라 「유추」(Analogy)에 있다고 지적한다. 즉 이진 기호의 추상화를 거치지 않고, 수학 문제를 물리 시스템에 직접 사상하여 물리 법칙에 따라 자연스럽게 답을 내놓는 것이다.

일상 경험 속에는 사실 아날로그 계산의 흔적이 곳곳에 있다.

아이가 산수를 배울 때, 사과 한 알에 사과 한 알을 더하면 사과 두 알이 되고, 3×5 곱셈을 할 때는 세 더미의 사과에 각각 다섯 알씩을 한데 모아 세어 열다섯 알을 만드는데, 이 모두가 가장 직접적인 물리적 사상이다.

아날로그 계산 칩이 하는 일도 같은 유추로, 마이크로 회로 속에서 수학 변수에 대응할 수 있는 물리적 실체를 찾고자 한다.

하지만 전통 집적회로에서는 이렇게 하면 몇 가지 장애에 부딪힌다.

회로 안에서 실시간으로 변할 수 있는 물리량은 보통 전압과 전류뿐이며, 칩 위의 저항은 일단 제조되면 저항값이 고정된 죽은 숫자다.

옴의 법칙으로 곱셈을 계산하려면, 곱셈의 두 인수가 늘 변하는데, 하나는 전압 신호로 입력할 수 있지만 다른 하나가 고정 저항이 되어 버리면 동적인 계산 과제에 전혀 대응할 수 없다.

이런 입력 제약을 돌파하는 관건은, 회로에 언제든 다시 쓸 수 있으면서도 값을 오래 기억할 수 있는 물리적 매개체를 찾아 주는 데 있다.

저항변화메모리(흔히 멤리스터라고도 불린다)가 바로 이런 가능성을 제공한다. 이 새로운 나노 소자의 가장 핵심적인 특성은 전기 전도 능력이 고정되어 있지 않고, 전기 펄스를 가해 정밀하게 바꿀 수 있으며, 전원이 꺼져도 저항값이 사라지지 않는다는 점이다.

이는 집적회로에 전압과 전류 외에, 제자리에서 저장하고 언제든 조절할 수 있는 새로운 물리 변수 「전기 전도도」를 열어 준 것과 같다.

그리하여 곱셈의 두 입력 수는 회로 상에서 각자의 사상 지점을 갖게 된다. 하나의 수는 소자의 전기 전도도 값으로 직접 프로그래밍되고, 다른 하나의 수는 전압으로 소자 양단에 인가된다.

전류가 흐르는 순간, 옴의 법칙에 따라 출력되는 전류의 크기는 자연히 둘의 곱이 된다.

각 행에 인가된 전압이 소자를 구동해 여러 갈래의 전류를 만들어 함께 같은 열의 도선으로 흘러들 때, 다시 물리 법칙이 연산을 이어받는다. 키르히호프 전류 법칙에 따라, 노드로 유입되는 총전류는 반드시 각 분기 전류의 합과 같으므로, 병렬 전류는 자연스럽게 모여 합산된다.

이는 곧 단일 곱셈은 옴의 법칙에, 다중 합산은 키르히호프 법칙에 기대어, 열 전체의 곱셈-덧셈 결과가 도선이 합쳐지는 순간 한 번에 계산된다는 뜻이다.

주변 연산증폭기와 결합해 폐루프 피드백 경로를 구성하면, 현대 아날로그 계산 칩은 나아가 방정식 풀이까지 구현할 수 있다.

부궤환 메커니즘의 작용 아래, 회로는 전원이 들어오면 나노초 안에 자발적으로 물리적 평형 상태로 수렴하며, 그 평형점에서의 안정된 전압은 수학적으로 정확히 방정식의 해다.

물리 변수가 제한된 것 외에도, 전통 아날로그 계산은 또 다른 치명적 병목에 직면해 있었으니, 규모를 아예 키울 수 없다는 점이다.

과거 CMOS 연산증폭기 회로에 기반한 방식은, 연산자마다 대량의 트랜지스터를 쌓아야 해서 면적 효율이 극히 낮았다.

2016년 집적회로 분야 정상급 저널 《JSSC》에 발표된 65나노 CMOS 아날로그 칩 한 개는 면적이 작지 않았음에도 적분기 4개와 곱셈기 8개밖에 담지 못했다.

게다가 아날로그 전압 신호는 회로 안에서 장거리 전송 시 심각한 감쇠가 생기고, CMOS 연산증폭기의 면적도 여전히 높아, 단일 칩에 100만 개의 CMOS 곱셈기를 집적하는 것은 물리적으로 거의 실현 불가능했다.

새로운 메모리 소자가 이 장애물을 깨뜨렸다. 1000×1000의 초소형 저항변화메모리 크로스바 배열에서, 100만 개의 천연 곱셈기가 이제 고밀도로 콤팩트하게 집적될 수 있게 되었다.

현대 아날로그 컴퓨팅이 확장성에서 교착 상태를 깨고 나올 수 있었던 것은, 결국 새로운 방식의 저항변화 메모리(ReRAM)로 복잡한 CMOS 아날로그 셀을 대체했기 때문이다.

저항변화 소자는 본질적으로 양단 나노 소자로, 크기가 수십 나노미터에 불과하다. 물리적 제조에서 엔지니어는 가로로 1000개의 금속 행선을 깔고, 세로로 1000개의 금속 열선을 입체적으로 가로지르게 한 뒤, 종횡이 교차하는 미세 십자 노드마다 저항변화 재료 한 층을 끼워 넣기만 하면 된다.

가로세로 각각 천 개의 도선으로 이루어진 입체 네트워크는 아주 작은 칩 면적 안에서 곧바로 무려 100만 개의 물리적 교차점을 엮어낸다.

각 교차점은 독립적인 전도값을 가지며, 행선에 전압을 가하면 교차점에서 전류가 흘러나온다. 이 100만 개의 나노 교차점은 태생적으로 100만 개의 병렬 인시추(in-situ) 아날로그 곱셈기인 셈이다.

하드웨어 세대교체를 바탕으로, 이 종설 논문은 아날로그 컴퓨팅을 미분방정식 풀이, 행렬방정식 풀이, 행렬-벡터 곱셈(MVM)이라는 세 가지 핵심 원시 연산으로 정리한다.

이 세 가지는 덧셈기, 곱셈기, 적분기라는 기본 연산자군을 공유하며, 동시에 수학과 회로 차원에서 긴밀하게 결합되어 있다.

미분방정식은 이산화하면 행렬방정식으로 바뀔 수 있고, 행렬방정식은 행렬 곱셈을 여러 번 반복해 근사할 수도 있으며, 아날로그 폐루프 네트워크를 통해 한 번에 직접 측정할 수도 있다. 세 가지가 서로 통하며 통일된 계산 계보를 이룬다.

Sun Zhong은 아날로그 회로로 특정 방정식을 고립적으로 풀거나 곱셈을 하는 것만으로는 그다지 새로울 것이 없다고 말한다. 그가 이 논문을 쓴 애초의 취지는 바로 이렇게 흩어진 기술 지점들을 연결해, 현대 아날로그 컴퓨팅을 위한 완전한 체계를 세우고 명확한 방향을 정의하는 데 있다.

새로운 체계를 정의하려면 반드시 파괴적인 기술 실측이 뒷받침되어야 한다.

현재 집적회로 업계에서 연산·저장 일체형(인메모리 컴퓨팅) 칩을 연구개발하는 팀은 많지만, 대다수가 「행렬 곱셈 가속」이라는 노선에 집중되어 있으며 주로 AI 추론에 쓰인다.

Sun Zhong과 안나즈신(安纳智芯)은 기술적으로 더 도전적이고 더 차별화된 경로를 택해, 행렬방정식 풀이와 행렬 역산에서 출발했다.

이 선택의 이면에는 실제 연산력 세계에서 디지털 칩이 겪는 가장 큰 고통이 숨어 있다.

지능형 컴퓨팅 센터와 과학 계산의 무거운 부하에서, 80%를 넘는 연산력 비용이 흔히 Ax=b 형태의 선형 연립방정식을 푸는 데 쓰인다.

수학적으로 이 방정식을 푸는 핵심은 미지수 벡터 x를 계산하는 것이며, 「행렬 역산」이라는 난관을 벗어나기 어렵다.

그런데 행렬 역산은 바로 전통적인 디지털 칩이 가장 두려워하는 연산이다.

상대적으로 단순한 행렬 곱셈과 비교해, 행렬 역산의 계산 복잡도는 매우 높아 통상 O(n^3)에 이른다.

디지털 칩 내부에는 행렬 역산을 직접 수행할 수 있는 전용 하드웨어 유닛이 전혀 없어서, 범용 GPU가 한 번 역산을 완료하려면 수치 알고리즘을 통해 수십 번, 심지어 수백 번의 행렬 곱셈으로 분해해 반복적으로 순환하며 점진적으로 근사해야 한다.

이로 인해 막대하고 값비싼 연산력과 시간이 모두 긴 반복 계산과 데이터 이동 속에 소모된다.

안나즈신이 설계한 아날로그 행렬 컴퓨팅(AMC) 회로는 규칙을 바꾼다. 팀은 저항변화 메모리 어레이 주변에 전역 부궤환 폐루프를 도입해, 회로의 과도 응답이 곧바로 행렬방정식 풀이에 대응하도록 했다.

원래 GPU가 수백 번의 반복을 실행해야 했던 연산을, AMC 회로는 한 번 측정으로 정확한 해를 출력할 수 있으며, 단일 동작 소요 시간은 100나노초 미만이고, 이 물리적 응답 시간은 행렬의 차원 크기와 무관하다.

하지만 계산 속도가 아무리 빨라도 정확하지 않다면, 아날로그 칩은 여전히 실험실을 벗어날 수 없다. 정밀도는 예로부터 아날로그 컴퓨팅이 실용화로 나아가는 것을 가로막는 「아킬레스건」이었다.

2019년 Sun Zhong 팀이 《PNAS》에 한 번에 행렬방정식을 푸는 것을 선보였을 때, 아날로그 소자의 변동·요동에 제약되어 풀이 상대 오차는 약 3%였고, 하드웨어 어레이 규모도 3×3에 불과했다.

수년간 미결로 남아 있던 이 기술 난제는 2025년 10월에야 완전히 돌파되었다.

당시 Sun Zhong 팀은 《Nature Electronics》에 돌파적인 논문을 발표하며, 고정밀도와 확장성을 모두 고려한 아날로그 행렬방정식 풀이 방안을 제시했다.

연속적인 전도 상태는 쉽게 표류해 정확하지 않게 되므로, 팀은 초기 디지털 컴퓨터의 비트 슬라이싱(Bit-slicing) 개념을 차용해 신뢰할 수 없는 연속 상태를 포기하고, 각 소자에서 충분히 검증된 8개의 이산 전도 상태(3비트에 상응)를 채택했다.

8개의 3비트 어레이 슬라이스를 이어 붙여, 시스템은 24비트 고정소수점 정밀도를 구현했다.

저정밀도 역산은 방향을 정하는 역할을 하고, 고정밀도 곱셈은 잔차를 점진적으로 제거하는 역할을 하며, 단 3번의 반복만으로 풀이 상대 오차를 10^-4까지 낮추고, 이후에는 더 나아가 10^-7까지 수렴시킬 수 있었다. 이 상대 오차 수준은 디지털 프로세서의 FP32 단정밀도 부동소수점 연산에 필적한다.

비트 슬라이싱이 깊이 방향 확장을 지원하기 때문에, 이런 아날로그 정밀도 향상은 이론상 상한이 없으며, 슬라이스 수와 반복 횟수를 늘려 계속 높일 수 있다.

더 큰 차원의 실제 문제에 대응해, 팀은 BlockAMC 블록 알고리즘을 함께 설계해 거대한 행렬을 하드웨어 어레이가 감당할 수 있는 서브 블록으로 점진적으로 분해하고, 역산과 곱셈을 나누어 완료했으며, 실측에서 이미 512×512 차원의 복잡한 행렬로까지 성공적으로 확장했다.

정밀도를 해결한 뒤, 곧바로 뒤따르는 또 하나의 엔지니어링 과제는 이 아날로그 시스템이 기존의 디지털 세계와 어떻게 매끄럽게 호환되느냐였다.

Sun Zhong과 연구개발 팀은 오늘날의 IT 인프라가 완전히 디지털 주춧돌 위에 세워져 있음을 잘 알고 있으며, 세상과 단절된 순수 아날로그 칩을 만드는 것은 어떤 상업적 출로도 없기에, 아날로그 컴퓨팅은 반드시 디지털 생태계와 협력해 작동해야 한다고 본다.

안나즈신의 칩 아키텍처에서 행렬 연산은 전용 마이크로 아날로그 코어가 담당해 완료하고, 계산 결과는 신속히 아날로그-디지털 변환기(ADC)를 통해 디지털 신호로 전환되며, 코어와 코어 사이 및 칩을 넘나드는 데이터 전송은 모두 디지털 채널로 이루어지고, 개평(제곱근), 삼각함수 등 비선형 연산자도 성숙한 디지털 로직에 넘겨 처리한다.

이런 협력 사고방식은 팀에 의해 「행렬은 아날로그로, 로직은 디지털로」라고 요약된다.

이런 디지털-아날로그 혼합 노선을 택하면, 칩 업계의 가장 자연스러운 우려는 대개 인터페이스 비용에 쏠린다.

각 아날로그 코어 앞뒤로 모두 디지털-아날로그 신호 변환(DAC와 ADC)을 해야 하는데, 빈번한 변환에 소모되는 에너지가 아날로그 컴퓨팅으로 아낀 에너지를 전부 잡아먹지 않을까?

아날로그 컴퓨팅 모듈 내부의 에너지 소비 분포만 보면, DAC와 ADC가 실제로 대부분을 차지한다.

그러나 비트 슬라이싱 아키텍처의 설계 덕분에, 각 서브 어레이는 3비트 데이터만 처리하면 되므로, 주변 회로는 십여 비트의 높은 샘플링 레이트를 갖춘 고규격 ADC를 전혀 구성할 필요가 없고, 6~8비트 분해능, 10MHz 샘플링 레이트의 기본 변환기만으로도 충분히 감당할 수 있다.

칩 설계에서 정밀도와 샘플링 레이트 지표를 완화하면 훨씬 더 작은 전력 소비와 칩 면적을 얻을 수 있다.

따라서 앞뒤의 디지털-아날로그 변환 전체 비용을 모두 합쳐 계산해도, 실측 평가는 여전히 디지털 칩과 동등한 FP32 계산 정밀도에서 이 아날로그 행렬 컴퓨팅 방안의 처리량이 여전히 엔비디아 H100 단일 코어 및 디지털 ASIC의 약 1000배에 달하고, 에너지 효율은 후자의 약 100배라고 보여준다.

연산력 지표에서 우위를 점할 뿐만 아니라, 제조와 공급망 측면에서도 이 아키텍처는 값비싼 파운드리 장벽을 똑같이 피해 간다.

디지털 GPU는 계산 밀도를 높이기 위해 3나노, 2나노 등 극자외선 노광 선단 공정으로 계속 투자를 늘려야 하지만, 저항변화 메모리는 이미 28나노 나아가 22나노의 성숙 공정에서도 신뢰성 있게 제조할 수 있다.

국내 웨이퍼 파운드리는 성숙한 저항변화 소자 공정에서의 축적이 이미 국제 거대 기업과 어깨를 나란히 하게 되어, 칩을 자주 통제 가능한 생산능력으로 구현할 수 있게 했으며, 종합 비용은 주류 GPU 대비 약 10배의 경쟁 우위를 갖춘다.

천 배의 처리량, 백 배의 에너지 효율, 10분의 1의 비용이라는 토대를 갖춘 뒤, 이 기술의 상용화 착지는 곧바로 산업계가 선형 방정식 풀이와 행렬 역연산 수요에 가장 목말라 하는 현실 장면을 겨냥했다.

단기적으로 안나즈신(安纳智芯)은 1년 내에 임바디드 인텔리전스의 운동 제어와 계획을 겨냥한 실측 데모를 선보일 것으로 예상된다.

로봇이 고동적 운동 제어를 할 때는 복잡한 동역학 행렬 방정식을 실시간으로 풀어야 하는데, AMC 회로의 마이크로초급 연산 능력은 로봇의 관절 동작이 덜컹거림에서 벗어나 더욱 매끄럽고 유연해지도록 해준다.

중기적으로 안나즈신이 집중하는 것은 6G 무선 통신에서의 대규모 MIMO 신호 처리다.

무선 신호 검출의底层 논리 역시 채널 행렬 방정식을 푸는 것이며, 베이다(北大) 팀은 5G-A와 6G 기지국의 대규모 MIMO 실험에서 이미 3회 반복 만에 베이다 교휘 이미지와 256-QAM 성좌도를 오차 없이 복원했고, 그 비트 오류율 곡선은 디지털 FP32 방식과 겹친다.

3~5년의 더 긴 계획 속에서, 팀의 목표는 칩을 수천 개의 병렬 아날로그 코어로 확장해 대형 모델의 2차 최적화 훈련을 네이티브로 지원하는 것이다.

2차 최적화는 이론적으로 전통적인 1차 최적화보다 수렴이 빠르지만, 매 단계마다 헤시안 행렬의 역행렬을 풀어야 하는데, 과거 디지털 GPU로는 도저히 계산할 수 없어 모델 기업들은 어쩔 수 없이 5회의 행렬 곱셈 반복으로 근사하는 차선책을 택할 수밖에 없었다.

네이티브 하드웨어가 지원하는 고정밀 아날로그 행렬 역연산이 실제로 투입되면, 대형 모델 훈련 최적화의 물리적 병목은 완화될 것이다.

이번에는 실리콘밸리와 중국이 함께 정의한다

반도체와 프런티어 컴퓨팅 분야에서 사람들은 이미 하나의 고정된 시나리오에 익숙해져 있다.

실리콘밸리가 앞서 새로운 기술 노선을 뚫으면, 중국 팀이 뒤따라 빠르게 추격하는 것이다.

그러나 현대 아날로그 컴퓨팅이라는 경주로에서는 극본이 뒤집혔다.

IBM 취리히 연구소와 실리콘밸리 유니콘을 끌어들여 이 방향 전체에 정의를 세우고 경계를 그린 이는 중국 학자 쑨중(孙仲)이다.

이 방향에서 개척 논문은 그의 팀에서 나왔고, 업계를 수십 년간 괴롭혀온 정밀도의 급소는 그가 깨뜨렸다.

산업 측에서도, 실리콘밸리의 기업 가치 수십억 달러 규모 비전통 컴퓨팅 스타 기업 두 곳이 걸어간 핵심 노선 역시 그의 연구에서 확장되어 나온 것이다.

이처럼 프런티어 컴퓨팅의 미래를 대표하는 영역에서 딜러 자리에 앉을 수 있었던 것은 두 가지 차원의 핵심 역량 덕분이다.

학술적 차원에서, 2019년 쑨중은 제1저자로서 《PNAS》에 저항 변화 어레이를 이용한 한 단계 행렬 방정식 풀이에 관한 연구를 발표했는데, 이것이 이 방향의 첫 초석 논문이다.

2025년 정밀도 병목을 돌파한 《Nature Electronics》 논문은 게재된 후 해당 저널 창간 9년 이래 최고 조회 기록을 세웠다.

이 성과는 주류 언론의 심층 보도를 받았고, DeepSeek와 함께 「2025년 중국 10대 과학기술 뉴스」에 선정되었으며, 연이어 「2025 중국 칩 과학 10대 진전」, 「산업 새싹상(産業新芽賞)」을 수상했고, 2026 중관춘 포럼 상설전과 원시 혁신 발원지전에 선정되었으며, 2026 중국 컴퓨팅 파워 대회 「최우수 학술 논문」으로도 평가되었다.

학술적 영예보다 더 설득력 있는 것은 태평양 건너편에서 오는 산업적 추종이다.

실리콘밸리에서 최상위 자본의 대규모 투자를 받은 두 선구적 컴퓨팅 스타트업의 기술 저변은 모두 그의 연구와 같은 주파수로 진화하고 있다.

한 곳은 Normal Computing으로, 전 구글 브레인과 Palantir 팀이 창업했으며 2025년 열역학 컴퓨팅 칩 CN101을 테이프아웃했고 누적 투자 유치액은 8500만 달러를 넘으며, 투자자에는 삼성, Eric Schmidt가 이끄는 First Spark Ventures, 그리고 영국 고급연구발명국(ARIA)이 포함된다.

이 회사가 2026년 《npj Unconventional Computing》에 발표한 《Thermodynamic Natural Gradient Descent》 논문 및 후속 2차 최적화 작업에서 사용한 핵심 풀이 하드웨어가 바로 폐루프 부궤환 아날로그 역연산 회로다.

쑨중은 발표 슬라이드에서 두 가지의 토폴로지를 명확히 대비하며 「Another name, same circuit」이라고 표기해, 하드웨어 저변의 높은 일치성을 보여주었다.

다른 한 곳은 전 Databricks AI 책임자 Naveen Rao가 창업한 Unconventional AI로, 공개된 시드 라운드 밸류에이션은 45억 달러를 넘는다.

이 「현대 아날로그 컴퓨팅」 리뷰 논문의 공동 저자 중 한 명인 Piergiulio Mannocci는 일찍이 밀라노 공과대학에서 쑨중과 긴밀히 협력했으며, 지금은 Unconventional AI의 핵심 연구 인력이다.

쑨중은 Unconventional AI 팀의 공개 강연을 주시하던 중, 상대가 주창하는 비전통 아날로그 아키텍처 이념이 자신이 여러 해에 걸쳐 펼쳐온 학술적 견해와 높은 학술적 호흡을 보여준다는 점을 발견했다.

논의해볼 만한 것은 두 지역 기업이 홍보 기조에서 보이는 거울 같은 차이다.

실리콘밸리는 주로 「AI 에너지 소모를 1000분의 1로 줄인다」를 주요 홍보 포인트로 삼는데, 이는 심각한 전력망 부하 병목과 긴밀히 관련되어 있다.

중국 팀인 안나즈신 등은 「계산 속도를 100배 높인다」에 더 무게를 두는데, 컴퓨팅 자원이 제한된 객관적 환경에서 중국 AI 연구개발이 모델 훈련과 반복 주기를 압축하려는 요구가 더 절박하기 때문이다.

그러나 전력 절감을 노리든 속도 향상을 노리든, 아날로그 칩이 실험실에서 산업으로 실제로 나아가려면 양쪽 모두 최종적으로 같은 생사의 문턱을 넘어야 한다. 바로 정밀도다.

컴퓨터 선구자 Richard Sutton이 《쓰라린 교훈》(The Bitter Lesson)에서 밝힌 규칙처럼, 아날로그 컴퓨팅도 지난 반세기 발전 과정에서 뼈아픈 교훈을 겪었다.

과거 연구는 흔히 저정밀 하드웨어가 국소적 오류 허용 과제에서 지니는 제한적 가치로 후퇴하곤 했지만, 산업 착지의 실천은 정밀도가 결여된 계산 아키텍처가 주류 산업계에 자리 잡기 극히 어렵다는 것을 거듭 증명했다.

따라서 고정밀은 신형 계산 아키텍처가 실험실에서 산업으로 나아가는 선결 조건이다. 2025년 고정밀 작업이 발표된 후, 국제 학계와 산업계의 「고정밀 아날로그 컴퓨팅」에 관한 논의가 현저히 늘었고, 업계는 점차 이 실용적 기준에 다가서고 있다.

이 리뷰가 발표된 후, 「Modern Analog Computing」은 공식 용어로서 후속 연구의 인용 사슬에 들어가게 되며, 그 정의 프레임은 베이다에서 나왔고 중외 산학연 공동 서명으로 보증되었다.

쑨중에게 이것은 단지 첫걸음일 뿐이다.

그가 더 보고 싶은 것은, 이 방향이 향후 5~10년 안에 하나의 산업으로 성장했을 때, 되돌아가 최초의 그 정의적 문헌을 펼쳐보면 서명란에 중국 학자의 이름이 적혀 있는 것이다.